Intelが提唱し、現在はPCI SIG(PCI Special Interest Group)が管理しているアーキテクチャーの名。PC/AT互換機用としては、第二世代拡張スロットの一つである。
PCIには5Vと3.3Vのものがあり、切り欠きの位置で電圧が決まっている。
カード側
スロット側
64ビットPCIの場合は追加コネクターとの境の切り欠きがあるが、標準コネクター部分で、50-51番に切り欠きがあるのが5V用、12-13番に切り欠きがあるのが3.3V用で、両方に切り欠きがあるカードは5Vと3.3V両対応のカード(ユニバーサルカード)である。
32ビットと64ビットのPCI
2004(平成16)年現在、PCIとして最も普及しているのはPCI 2.2規格のものであった。この後継のPCI 2.3からは遂に5Vのカードは廃止となる。但しマザーボード側での5Vサポートは互換性の面から維持される。
そして後継のPCI 3.0からは完全に5Vが排除され、PCIは完全に3.3Vを前提としたものとなる。
PCIの特殊なもの(非公式含む)には、次のようなものがある。
スロットは、大きく5Vと3.3Vとで分かれる。
両者の違いはI/Oに使われる信号IOPWRの電圧(計5ピン)で、3.3V系PCIならこれが3.3Vになる。なお、この場合でも電源としての±12Vと+5Vは変わらず供給されている。
基板と端子は両面あるが、部品面をB面、はんだ面をA面という。
最後に#が付く信号は、負論理信号を表わす。
| ピン | B面 | A面 | ||
|---|---|---|---|---|
| 5V | 3.3V | 5V | 3.3V | |
| 1 | −12V | TRST# | ||
| 2 | TCK | +12V | ||
| 3 | GND | TMS | ||
| 4 | TDO | TDI | ||
| 5 | +5V | +5V | ||
| 6 | +5V | INTA# | ||
| 7 | INTB# | INTC# | ||
| 8 | INTD# | +5V | ||
| 9 | PRSNT1# | RESERVED | ||
| 10 | RESERVED | IOPWR | ||
| 11 | PRSNT2# | RESERVED | ||
| 12 | GND | KEYWAY | GND | KEYWAY |
| 13 | GND | KEYWAY | GND | KEYWAY |
| 14 | RESERVED | 3.3Vaux | ||
| 15 | GND | RST# | ||
| 16 | CLK | IOPWR | ||
| 17 | GND | GNT# | ||
| 18 | REQ# | GND | ||
| 19 | IOPWR | PME# | ||
| 20 | AD31 | AD30 | ||
| 21 | AD29 | +3.3V | ||
| 22 | GND | AD28 | ||
| 23 | AD27 | AD26 | ||
| 24 | AD25 | GND | ||
| 25 | +3.3V | AD24 | ||
| 26 | C/BE[3]# | IDSEL | ||
| 27 | AD23 | +3.3V | ||
| 28 | GND | AD22 | ||
| 29 | AD21 | AD20 | ||
| 30 | AD19 | GND | ||
| 31 | +3.3V | AD18 | ||
| 32 | AD17 | AD16 | ||
| 33 | C/BE[2]# | +3.3V | ||
| 34 | GND | FRAME# | ||
| 35 | IRDY# | GND | ||
| 36 | 3.3V | TRDY# | ||
| 37 | DEVSEL# | GND | ||
| 38 | GND | STOP# | ||
| 39 | LOCK# | +3.3V | ||
| 40 | PERR# | SMBCLK/ | ||
| 41 | +3.3V | SMBDAT/ | ||
| 42 | SERR# | GND | ||
| 43 | +3.3V | PAR | ||
| 44 | C/BE[1]# | AD15 | ||
| 45 | AD14 | +3.3V | ||
| 46 | GND | AD13 | ||
| 47 | AD12 | AD11 | ||
| 48 | AD10 | GND | ||
| 49 | GND | M66EN | AD09 | |
| 50 | KEYWAY | GND | KEYWAY | GND |
| 51 | KEYWAY | GND | KEYWAY | GND |
| 52 | AD08 | C/BE[0]# | ||
| 53 | AD07 | +3.3V | ||
| 54 | +3.3V | AD06 | ||
| 55 | AD05 | AD04 | ||
| 56 | AD03 | GND | ||
| 57 | GND | AD02 | ||
| 58 | AD01 | AD00 | ||
| 59 | IOPWR | IOPWR | ||
| 60 | ACK64# | REQ64# | ||
| 61 | +5V | +5V | ||
| 62 | +5V | +5V | ||
A40/A41の2ピンは、もともとはキャッシュスヌープ用の信号(SDONE/SBO#)として定義されていた。しかし殆ど使われていなかったためPCI 2.2で仕様が削除され、PCI 2.3からはSMBus信号線(SMBCLK/SMBDAT)として再利用されている。
B49のM66ENは、66MHz対応の判定に用いる信号ピンである。未対応のPCIカードやマザーボードは、これをGNDに接続する(接地する)。66MHz対応のマザーボードは、66MHz有効時にこのピンをプルアップする。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます
通信用語の基礎知識検索システム WDIC Explorer Version 7.04a (27-May-2022)
バス
PCI Express
