ア | イ | ウ | エ | オ |
カ | キ | ク | ケ | コ |
サ | シ | ス | セ | ソ |
タ | チ | ツ | テ | ト |
ナ | ニ | ヌ | ネ | ノ |
ハ | ヒ | フ | ヘ | ホ |
マ | ミ | ム | メ | モ |
ヤ | ユ | ヨ | ||
ラ | リ | ル | レ | ロ |
ワ | ヰ | ヴ | ヱ | ヲ |
ン |
A | B | C | D | E |
F | G | H | I | J |
K | L | M | N | O |
P | Q | R | S | T |
U | V | W | X | Y |
Z | 数字 | 記号 |
CPUとGPUを統合したプロセッサーのこと。AMDにより造語された。
「Fusion」とは、CPUとGPUを同一のダイに収めたAMDのチップであり、これをAPUという。
元々は、このプロセッサー用にAMDはSSE5を設計した。将来的に、プログラムからはx86の拡張命令を発行しているように見えながら、実際にはGPUコアが演算するようなモデルを想定していた。これに対してIntelはほぼ同じコンセプトのIntel AVXを発表したため、AMDはAVXとの互換性を確保する設計へと変更することになった。
まず登場してきたのは、AMD Fusion APUのAシリーズ(Llano)である。
このようにAMD A-Series APU (Llano)は、CPUとGPUを同居させたプロセッサーであるが、内部構造が特徴的である。次のような機能が同居している。
ごく単純な方法でCPUとGPUを同一ダイに融合するならば、CPUから、内部CPUバスを経てGPUに至るような構造を作ることになる。広帯域の内部汎用バスを用意してCPUとGPUをつなげば、実用上は困ることはない。しかしこのような構造は、一般にCPUやメモリーコントローラーとは距離ができ、その分だけ遅くなる。
Llanoも内部I/Oバスへの接続があるので、CPU→UNB→I/Oコントローラー→GPUという経路もあると見込まれるが、それだけではなく、より大きなバスをUNBに対して持っていることが特徴となっている。
GPUコアは、UNBのDRAMコントローラーに直結するバスRadeon Memory Bus(Garlic)をCPUの各コアへの接続と比して倍の帯域で持っており、さらにCPUとのコヒーレンシーを取るためにUNBのキュー/クロスバーに対しFusion Compute Link(Onion)バスを備えている。
この構造により、GPUには広帯域のメモリーアクセスを提供しつつ、CPUとGPU間の高速なデータ交換も可能となっている。これは、CPUよりもGPUをメインに考えた構成とも言える。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます