74138
読み：ななよん-いちさんはち
外語：74138
74シリーズの一つ。高速CMOS版の74HC138などがある。別名「3-to-8 line decoder/demultiplexer; inverting」。一般名称は3-8デコーダーで、3ビットの入力を8ビットに展開する。
特徴
16ピンICである。端子はVCC/GNDの他は、入力のA・B・C、出力の￣(Y0)〜￣(Y7)、そしてイネーブル端子であるG1、￣(G2A)、￣(G2B)がある。
￣(G2A)=￣(G2B)=L、G1=H以外では出力(￣(Y0)〜￣(Y7))はHである。
動作
入力(A・B・C)はアクティブ・ハイ(正論理)だが、出力(￣(Y0)〜￣(Y7))はアクティブ・ロー(負論理)である。
これは、このICがアドレス信号(正論理)に応じてチップセレクト信号(負論理)を出すような用途が想定されているためと思われる。
論理表
| G1 | ￣(G2B) | ￣(G2A) | C | B | A | ￣(Y0) | ￣(Y1) | ￣(Y2) | ￣(Y3) | ￣(Y4) | ￣(Y5) | ￣(Y6) | ￣(Y7) |
|---|
| 0 | × | × | × | × | × | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | × | × | × | × | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | × | × | × | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
用法
例えば日立H8で使う例を説明する。
CS3(0x600000〜0x7fffff)に複数のICを繋ぐとすると、G1にA19、CにA18、BにA17、AにA16、￣(G2A)にCS3を接続し、￣(G2B)をGNDに落とす。
こうすると、0x68xxxxへのアクセスで￣(Y0)にLが出力されるため、これをチップセレクト信号として利用できる。同様に￣(Y1)は69xxxx、￣(Y2)は6Axxxx、…、￣(Y7)は6Fxxxxの時にLが出力される。これで一本のチップセレクト信号とアドレスバスから、最大8つのICを利用できるようになる。
再検索