APU
読み：エイピーユー
外語：APU: Accelerated Processing Unit
CPUとGPUを統合したプロセッサーのこと。AMDにより造語された。
概要
「Fusion」とは、CPUとGPUを同一のダイに収めたAMDのチップであり、これをAPUという。
元々は、このプロセッサー用にAMDはSSE5を設計した。将来的に、プログラムからはx86の拡張命令を発行しているように見えながら、実際にはGPUコアが演算するようなモデルを想定していた。これに対してIntelはほぼ同じコンセプトのIntel AVXを発表したため、AMDはAVXとの互換性を確保する設計へと変更することになった。
まず登場してきたのは、AMD Fusion APUのAシリーズ(Llano)である。
特徴
内部構造
このようにAMD A-Series APU (Llano)は、CPUとGPUを同居させたプロセッサーであるが、内部構造が特徴的である。次のような機能が同居している。
- CPUコア「Stars」 (4コア) UNBと接続
- 1Miバイト 2次キャッシュ (→UNBのキュー/クロスバーに接続)
- Write Combine (→UNBに接続)
- GPUコア「Sumo」 (1個) UNB、I/Oコントローラーに接続
- ディスプレイコントローラー (→ディスプレイインターフェイスに接続)
- グラフィックメモリーコントローラー (→UNBのキュー/クロスバーとDRAMコントローラーにそれぞれ接続)
- キュー/クロスバーへの接続バスは、Fusion Compute Link(Onion)
- DRAMコントローラーへの接続バスは、Radeon Memory Bus(Garlic) 2系統
- UVD3(Universal Video Decoder)
- UNB(Unified North Bridge) CPUの2次キャッシュ、I/Oコントローラーに接続
- キュー/クロスバー
- DRAMコントローラー (2チャンネルのDRAM PHYに接続)
- I/Oコントローラー (UNBおよびGPUから接続され、PCIeへの接続がある)
構造の特徴
ごく単純な方法でCPUとGPUを同一ダイに融合するならば、CPUから、内部CPUバスを経てGPUに至るような構造を作ることになる。広帯域の内部汎用バスを用意してCPUとGPUをつなげば、実用上は困ることはない。しかしこのような構造は、一般にCPUやメモリーコントローラーとは距離ができ、その分だけ遅くなる。
Llanoも内部I/Oバスへの接続があるので、CPU→UNB→I/Oコントローラー→GPUという経路もあると見込まれるが、それだけではなく、より大きなバスをUNBに対して持っていることが特徴となっている。
GPUコアは、UNBのDRAMコントローラーに直結するバスRadeon Memory Bus(Garlic)をCPUの各コアへの接続と比して倍の帯域で持っており、さらにCPUとのコヒーレンシーを取るためにUNBのキュー/クロスバーに対しFusion Compute Link(Onion)バスを備えている。
この構造により、GPUには広帯域のメモリーアクセスを提供しつつ、CPUとGPU間の高速なデータ交換も可能となっている。これは、CPUよりもGPUをメインに考えた構成とも言える。
再検索