半導体素子がオン状態のまま制御不能になり、電流が流れ続けてしまう状態のこと。外部から電流を遮断するまで制御可能な状態には戻らない。

目次 概要 特徴

概要

IC回路において、P型とN型の両方の半導体が集積されたものは、pnpn接合(サイリスタ構造)が寄生し、これが予期しない電圧により導通することがある。この場合、時には数百mAもの大電流が流れICが破壊されてしまうことがある。これがラッチアップである。

サイリスタは意図的にラッチアップを発生させることを目的とした素子だが、他の素子や集積回路でラッチアップが発生すると誤動作の原因となるばかりでなく、過電流によって素子の破壊に至る場合もある。

特にCMOSで多く発生するが、TTLでも寄生するサイリスタが導通すれば発生する。

特徴

通常の運用では起こらないが、入出力の電圧が定格を越えてしまい、内部素子に大電流が流れた場合や、電源端子の電圧が定格を越えて内部素子が降伏状態になったときに発生することがある。

定格外の電圧がたとえ瞬間であっても、一度ICがラッチアップ状態になると大電流が保持され、流れ続けてしまう。

ラッチアップを防止するためには、次のような注意が必要である。

• 入出力端子の電圧をVCCやVDDより上げない
• 入出力端子の電圧をGNDやVSSより下げない
• ノイズが入らないようにする
• 未使用の入力端子の電位はVCC/GNDかVDD/VSSのいずれかで固定する
• 出力をショートさせない

リンク

関連する用語
CMOS
寄生素子
サイリスタ
VCC
VDD
GND
VSS

[再検索] [戻る]